

Echtzeitsysteme

Übungen zur Vorlesung

Analyse von Ausführungszeiten

Simon Schuster Phillip Raffeck

Friedrich-Alexander-Universität Erlangen-Nürnberg (FAU)
Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme)
<https://www4.cs.fau.de>

Wintersemester 2019/20



1 Rekapitulation: Worst-Case Execution Time

2 Ausflug: Cache-Analyse

- Grundlagen
- Beispiel: LRU-Cache

3 WCET-Analyse auf dem EZS-Board

- GPIOs
- aiT



1 Rekapitulation: Worst-Case Execution Time

2 Ausflug: Cache-Analyse


- Grundlagen
- Beispiel: LRU-Cache

3 WCET-Analyse auf dem EZS-Board

- GPIOs
- aiT



Worst-Case Execution Time



■ Eine entscheidende Größe für:


- Statische Ablaufplanung
- Planbarkeitsanalyse
- Übernahmeprüfung
- ...



Es geht um den **schlimmsten Fall** (engl. *worst case*)

→ Obere Schranke für **alle** Fälle






- 1 **Applikation:** Eingabedaten, ...
- 2 **Hardware:** Caches, Pipelining, ...
- 3 **Scheduling:** Höherpriorie Aufgaben, Interrupts, Overheads, ...



```
1 void func(int a) { // entry
2   if (a % 2) {
3     f(); // if.then0
4   }
5   ++a; // if.end0
6
7   if(a % 2) {
8     g(); // if.then1
9   }
10  ... // if.end1
11 }
```


- T-Graph aus Kontrollflussgraph abgeleitet
- Worst Case == maximaler Fluss durch T-Graph
- Nebenbedingungen des Flussproblems:
 - $freq(entry) = freq(if.then0) + freq(if.false0)$
 - $freq(if.then0) + freq(if.false0) = freq(if.end0)$
 - ...
- Nebenbedingungen werden für Integer Linear Program (ILP) verwendet:
Zielfunktion:

$$max : cost(entry) \cdot freq(entry) + cost(if.then0) \cdot freq(if.then0) + \dots$$



```
1 void func(int a) { // entry
2   if (a % 2) {
3     f(); // if.then0
4   }
5   ++a; // if.end0
6
7   if(a % 2) {
8     g(); // if.then1
9   }
10  ... // if.end1
11 }
```

- Für jeden Basis Block: WCET notwendig
- Schleifengrenzen notwendig
- Struktureller Ansatz: *nicht kontextsensitiv*
- Im Beispiel: *beide Pfade* aufgenommen
⇒ **pessimistische Annahme**
- *Nachträgliche* Reduktion dieser Überabschätzung
☞ **abstrakte Interpretation** ↪ VEZS





Grundproblem: Ausführungszyklen von Instruktionen zählen

```
_getop :  
  link    a6,#0           // 16 Zyklen  
  moveml  #0x3020 ,sp@-    // 32 Zyklen  
  movel   a6@(8) ,a2       // 16 Zyklen  
  movel   a6@(12) ,d3      // 16 Zyklen
```

Quelle: Peter Puschner [2]

■ Ergebnis: $e_{\text{getop}} = 80$ Zyklen

■ Annahmen:

- Obere Schranke für jede Instruktion
- Obere Schranke der Sequenz durch Summation



Äußerst pessimistisch und zum Teil falsch

■ Falsch für mit Laufzeitanomalien behaftete Systeme

- (intuitive) Annahmen über Worst-Case-Verhalten verletzt
- Lokales Maximum führt nicht zwingend zu globalem Maximum

■ Pessimistisch für moderne Prozessoren

- Pipeline, Cache, Branch Prediction, Prefetching, ... haben großen Anteil an der verfügbaren Rechenleistung heutiger Prozessoren
- Blanke Summation einzelner WCETs ignoriert diese Maßnahmen





Hardware-Analyse teilt sich in verschiedene Phasen

- Aufteilung ist nicht dogmenhaft festgeschrieben

■ Integration von Pfad- und Cache-Analyse

1 Pipeline-Analyse

- Wie lange dauert die Ausführung der Instruktionssequenz?

2 Cache- und Pfad-Analyse sowie WCET-Berechnung

- Cache-Analyse wird direkt in das Optimierungsproblem integriert

■ Separate Pfad- und Cache-Analyse

1 Cache-Analyse

- Kategorisiert Speicherzugriffe mit Hilfe einer Datenflussanalyse

2 Pipeline-Analyse

- Ergebnisse der Cache-Analyse werden anschließend berücksichtigt

3 Pfad-Analyse und WCET-Berechnung



1 Rekapitulation: Worst-Case Execution Time

2 Ausflug: Cache-Analyse

- Grundlagen
- Beispiel: LRU-Cache

3 WCET-Analyse auf dem EZS-Board

- GPIOs
- aiT



 **Cache:** ein kleiner, schneller Zwischenspeicher

- Zugriffszeiten variieren je nach Zustand des Caches enorm:

Treffer (engl. *hit*), Daten/Instruktion sind im Cache $\leadsto e_h$

Fehlschlag (engl. *miss*), Daten/Instruktion sind nicht im Cache $\leadsto e_m$

 **Hits** sind schneller als **Misses**: $e_m \gg e_h$

→ Strafe liegt schnell bei > 100 Taktzyklen

- Eigenschaften von Caches mit Einfluss auf deren Analyse

Typ ■ Cache für **Instruktionen**

■ Cache für **Daten**

■ **kombinierter** Cache für **Instruktionen und Daten**

Auslegung ■ **direkt** abgebildet (engl. *direct mapped*)

■ **vollassoziativ** (engl. *fully associative*)

■ **satz- oder mengenassoziativ** (engl. *set associative*)

Seitenersetzungsstrategie

■ engl. *(pseudo) least recently used*, (Pseudo-)LRU

■ engl. *(pseudo) first in first out*, (Pseudo-)FIFO



- Wissen ob eine Instruktion / ein Datum im Cache ist, oder nicht:

must, die Instruktion ist **garantiert im Cache**

- man kann immer die schnellere Ausführungszeit e_h annehmen
- wird für die Vorhersage von Treffern verwendet

may, die Instruktion ist **vielleicht im Cache**

- ist dies nicht der Fall, muss man die Ausführungszeit e_m annehmen
- wird für die Vorhersage von Fehlschlägen verwendet


persistent, die Instruktion **verbleibt im Cache**

- erster Zugriff ist ein Fehlschlag, alle weiteren sind Treffer
- erster Zugriff: e_m , weitere Zugriffe: e_h
 - ist besonders für Schleifen interessant, die den Cache „füllen“



Beispiel: LRU-Cache, 4-fach assoziativ

LRU = „least recently used“ – Das älteste Element fliegt raus!



- Caches werden häufig in **Sätze** (engl. *cache set*) unterteilt
 - Ein **n -fach assoziativer Cache** besitzt pro Satz n Cache-Blöcke
 - Aufnahme von n konkurrierende Speicherstellen pro Satz möglich
 - Inhalt und Verwaltungsinformation (bei LRU das Alter des Blocks) werden sowohl bei Treffern als auch bei Fehlschlägen aktualisiert
- **Konkrete Semantik** des Caches



must-Analyse und **may-Analyse** approximieren diese konkrete Semantik:

must Obergrenze des Alters $\leadsto$ Unterapproximation des Inhalts

- Obergrenze $\leq$ Assoziativität $\leadsto$ garantiert im Cache

may Untergrenze des Alters $\leadsto$ Überapproximation des Inhalts

- Untergrenze $>$ Assoziativität $\leadsto$ garantiert nicht im Cache




Beispiel: LRU-Cache, Zugriff auf eine Speicherstelle


- Annäherung des Cache-Verhaltens durch must- und may-Approximation:
Aktualisierung von Inhalt und Verwaltungsinformation

must-
Approximation

Potential Cache Miss




Definitive Cache Hit




may-
Approximation

Definitive Cache Miss




Potential Cache Hit



Wie funktioniert nun die Cache-Analyse?



Die Analyse ist eine **Datenflussanalysen** [1, Kapitel 8]




- 1** sammle Information in den Grundblöcken
 - Speicherzugriffe (s. Folie V/14)
 - man bestimmt die **Übertragungsfunktion** (engl. *transfer function*) des Grundblocks
- 2** die Information wird über ausgehende Kanten weiterverteilt
 - Eingabe für die Übertragungsfunktion der folgenden Grundblöcke
- 3** fließt der Kontrollfluss wieder zusammen, wird auch die Information verschmolzen
 - Verschmelzungsoperatoren



Verschmelzungsoperatoren für must- und may-Analyse




must-Analyse



„Schnittmenge + max. Alter“


may-Analyse



„Vereinigungsmenge + min. Alter“



Beispiel: must-Analyse für LRU



Hier ist leider keine Vorhersage von Treffern möglich ☹️





Cache-Analyse mithilfe einer Datenflussanalyse funktioniert für **mengenassoziative Caches mit LRU** sehr gut

→ Zugriffe auf unterschiedliche Cache-Zeilen beeinflussen sich nicht

- Beispiel TriCore: 2-fach assoziativer LRU-Cache



Es kommen auch andere Strategien zum Einsatz:

→ Im Durchschnitt ähnliche Leistung wie LRU, **weniger vorhersagbar**

- **Pseudo-LRU**

- Cache-Zeilen werden als Blätter eines Baums verwaltet
- must-Analyse **eingeschränkt brauchbar**, may-Analyse **unbrauchbar**
- Beispiel: PowerPC 750/755

- **Pseudo-Round-Robin**

- 4-fach mengenassoziativer Cache mit **einem** 2-bit Ersetzungszähler
- must-Analyse **kaum**, may-Analyse **überhaupt nicht brauchbar**
- Beispiel: Motorola Coldfire 5307



Keine belastbaren Aussagen zum STM32F429



1 Rekapitulation: Worst-Case Execution Time

2 Ausflug: Cache-Analyse

- Grundlagen
- Beispiel: LRU-Cache

3 WCET-Analyse auf dem EZS-Board

- GPIOs
- aiT



General Purpose Input/Output

- Pins eines Mikrochips zur *freien Verwendung*
- Konfigurierbar als Ein-/Ausgang
- Teilweise pegelfest bis 5 V
~ Mikrocontroller-Handbuch lesen ☺
- Zugriff über
 - spezielle Speicheradressen
 - Spezialanweisungen


Ansteuerung


👉 `void ezs_gpio_set(bool) //PD12`


Auswertung


👉 Oszilloskop











The screenshot shows the 'Create' dialog in the AbsInt aiT software. The window has a menu bar with 'Project', 'Analysis', 'Views', and 'Help'. On the left is a sidebar with icons for 'Home', 'Analyses', 'Setup', and 'Information'. The 'Analyses' section is active, showing a list with a warning icon and the label 'aiT'. The main area contains a form for creating a new analysis. The fields are: ID (filled with 'aiT'), Comment (empty), Configuration (set to 'Default Configuration'), Dependencies (empty), Analysis start (a red bar with a green icon), AIS file, Report file, XML report file, HTML report file, GDL output, Expected result (with a 'cycles' dropdown), and Result (showing 'n/a'). At the bottom, there are 'Messages' and 'Memory Usage' indicators.

Project Analysis Views Help

Home $f(x)$ Create
⚠ aiT

Analyses $f(x)$
Setup
Information

ID: aiT

Comment:

Configuration: Default Configuration

Dependencies:

Analysis start:

AIS file:

Report file:

XML report file:


HTML report file:


GDL output:


Expected result: cycles


Result: n/a

Filter... Messages Memory Usage









The screenshot shows the AbsInt aiT software interface. The left sidebar contains a 'Home' section with 'Create' and 'aiT' options, and an 'Analyses' section with 'Control-Flow graph', 'Analysis graph', 'Disassembly', and 'Statistics' (selected). The main window displays the 'Statistics' window, which shows a table of analysis results. A tooltip 'Display analysis statistics' is visible over the 'Statistics' icon in the toolbar. Below the table, the 'Errors, warnings and info' section shows a 'Call Graph - aiT' message indicating successful completion.

Statistics Window

Filter: 3 of 3 visible

Routine	Calls	Self [cycles]	Self [ns]	Self [ms]
sample_job	1	136	1619.05	
sample_adc	1	35	416.67	
initialize_adc	1	7	83.33	

Errors, warnings and info

Latest log

- Call Graph - aiT (0 Errors, 0 Warnings): Finished after 1 second
 - Control Flow Reconstruction
 - Creating GDL visualization
 - Finished after 1 second with 0 errors, 0 warnings



- aiT gibt Zeitmessungen zunächst nur in Takten aus
- Taktrate angeben $\leadsto$ tatsächliche Zeit

Beispiele:

```
clock: 84MHz ;  
clock: 83.95 .. 84.05 MHz ;
```



- Manche Codestücke sind nicht analysierbar

→ Ausführungszeit annotieren



Natürlich nur sinnvoll, wenn WCET bereits bekannt

Beispiel:

```
routine "even"{  
    not analyzed;  
    takes: 150 cycles;  
}
```


```
# exclude code as far as specified program points  
instruction ProgramPoint snippet {  
    continue at: ProgramPoint1 , PP2 , ... , PPn;  
    not analyzed;  
    takes: 10 cycles;  
}
```



- Genaue Anzahl von Schleifendurchläufen zu bestimmen ist teuer
- ☞ aiT versucht standardmäßig nur zwei Durchläufe zu interpretieren
- Lohnt sich jedoch manchmal
- ☞ aiT mehr Freiheiten für die Analyse geben

Beispiel:

```
loop "function.L1" mapping {  
    default unroll: 100;  
}
```



- Grenzen von Hand spezifizieren

Beispiele:

```
loop "function.L1" { bound: 0 .. 10 end; }  
loop "function.L1" { bound: 10 begin; }  
loop "function.L1" { bound: 10 .. inf end; }  
loop "function.L1" { takes 20 ms; }
```

- Grenzen in Abhängigkeit von Registern spezifizieren

Beispiele:

```
loop "function.L1" {  
    bound: 0 .. floor((reg("r0") - reg("r1")) / 4);  
}
```



The screenshot displays the aiT tool interface. At the top, a code editor shows a snippet of C code: `ais2 { loop "function.L1" { bound: 0 ... <int>; #mapping defa...`. Below the code editor is a log window titled "Errors, warnings and info" with a "Latest log" button. The log contains several entries, including a summary of the analysis: "aiT - aiT (0 Errors, 1 Warning): Finished on 2018-11-08 at 09:30:35 after analyzing for 3 seconds". A list of analysis steps follows: Control Flow Reconstruction, Value Analysis, Cache & Pipeline Analysis, Prediction File Optimization, and Path Analysis (ILP Based). A specific warning is highlighted: "#7172: For loop 'function.L1' the default loop bound of 4 is used. Last process took 0 s and used not more than 0 MB (RSS 0 MB) of memory". A context menu is open over the log, listing actions such as "Copy", "Copy part", "Show in call graph", "Show in disassembly", "Show in file", "Add annotation", "Show all folded messages of this type", "Show all folded messages", "Reset state of all folded messages", "Clear all", "Expand recursively", "Collapse recursively", "Expand all", and "Collapse all".

👉 Die Herausforderung ist nicht die Syntax, sondern das Finden (präziser) Schleifengrenzen



Problem:

```
if (C) {  
    A(); // Vorbedingungen für Schleife in R()  
    R();  
} else {  
    B(); // Andere Vorbedingungen für R()  
    R();  
}
```

Lösung:

```
// Annotations-"Variable" rmax definieren  
routine "A" { enter with: user("rmax") = 10; }  
routine "B" { enter with: user("rmax") = 20; }  
// "Variable" in Annotation nutzen  
loop "R.L1" { bound: 0 .. user("rmax"); }
```



aiT ist oft nicht in der Lage
Rekursionen zu analysieren
→ Grenzen von Hand spezifizieren

Problem:

```
int fib(int n) {  
    if (n <= 1)  
        return n;  
    return fib(n-1)  
        + fib(n-2);  
}
```

Beispiele:

```
routine "fib" { recursion bound: 0 .. 10; }  
routine "fib" { recursion bound: 10; }  
routine "fib" { recursion bound: 5 .. 10; }
```

- Weitere Annotationen im Hilfe-Menü des aiT

→ „*AIS2 quick reference*“



- [1] Steven S. Muchnick.
Advanced compiler design and implementation.
Morgan Kaufmann Publishers Inc., San Francisco, CA, USA, 1997.

- [2] Peter Puschner.
Zeitanalyse von Echtzeitprogrammen.
PhD thesis, Technische Universität Wien, Institut für Technische Informatik, Treitlstr. 1-3/182-1,
1040 Vienna, Austria, 1993.

- [3] Reinhard Wilhelm.
Embedded systems.
[http:
//react.cs.uni-sb.de/teaching/embedded-systems-10-11/lecture-notes.html](http://react.cs.uni-sb.de/teaching/embedded-systems-10-11/lecture-notes.html),
2010.
Lecture Notes.

