

**BP 2** Hardware-Pufferspeicher: Grundlagen

2 In Hardware realisierte Pufferspeicher

C. Schimmel: "UNIX Systems for Modern Architectures", Addison-Wesley Publishing Company, 1994.

2.1 Monoprozessoren einschließlich E/A

2.1.1 Grundlagen

Zugriff

- Fehlzugriff (cache miss)
- Treffer (cache hit)
- Trefferrate (hit ratio)
- Puffer-Zeile (cache line)

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig

23.04.01 2.1-1

**BP 2** Hardware-Pufferspeicher: Grundlagen

Virtuelle oder physikalische Adressen?

Von großem Einfluß auf die Software

Entscheidung nicht revidierbar, da Eigenschaft des Prozessors

Suchen im Pufferspeicher

Durch Angabe des Speicherortes

Assoziativ unter Verwendung von Hash-Techniken

Ersetzungsstrategien

Typischerweise LRU oder Approximationen von LRU, aber auch zufällige Auswahl

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig

23.04.01 2.1-2

**BP 2** Hardware-Pufferspeicher: Grundlagen

Schreibstrategien

- Treffer
- **write-through**: Arbeitsspeicher immer auf dem neuesten Stand, zuweilen unnötige Verlangsamung
- **write-back** (auch **copy-back** genannt): Schreibt nur in den Cache; als Folge entsteht ein zeitweise inkonsistenter Arbeitsspeichereinhalt; erfordert besondere Maßnahmen beim Laden von Cachezeilen.

• Fehlzugriff

- **write-allocate**: Erst (soweit erforderlich) aus Arbeitsspeicher lesen, dann schreiben mit einer der beiden vorangehenden Strategien.
- **write-to-memory** (auch **write-nonallocating** genannt): Modifikation wird nur im Arbeitsspeicher vorgenommen.

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig

23.04.01 2.1-3

**BP 2** Hardware-Pufferspeicher: Grundlagen

Direkt abgebildete Pufferspeicher (direct mapped, one-way set associative)


Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig

23.04.01 2.1-4

**Hardware-Pufferspeicher: Grundlagen**

**Hash-Algorithmen**

- Modulo-Hashing, z. B. Bits 0 - 3 zur Auswahl des Bytes innerhalb einer Zeile, Bits 4 - 10 zur Auswahl der Zeile, Bits 11 - 31 sind Tag
- Hashing durch Ausschnitt aus der Adresse, z. B. Bits 12 - 18 als Zeilenadresse



23.04.01

2.1-5

BP 2

**Hardware-Pufferspeicher: Grundlagen**

**Beispiel: Intel i860**

- 12 Bit breite Adressen
- Worte zu 4 Byte, ausgerichtet an 4-Byte-Grenze
- Cache mit 8 Zeilen; 8 Bytes pro Cache-Zeile



**Cache**

Zeile	Tag	Daten
0	---	---
1	---	---
2	---	---
3	012	052
4	---	---
5	---	---
6	035	067
7	---	0

**Aufteilung der Adresse**

Adresse	Tag	Zeilen- index	Wort	Ergebnis- daten
01234	012	3	1	0777
01230	012	3	0	052
00130	001	3	0	miss
03574	035	7	1	0
06540	065	4	0	miss


23.04.01

2.1-6

BP 2

**Hardware-Pufferspeicher: Grundlagen**

**Zweifach assoziative Pufferspeicher (two-way set associative)**



Beispiel: Daten-Cache des Pentium

23.04.01

2.1-7

BP 2

**Hardware-Pufferspeicher: Grundlagen**

**Vollständig assoziative Pufferspeicher (fully associative)**

Gesamter Pufferspeicher wird behandelt wie eine Menge

**Leeren des Pufferspeichers (cache flushing)**

Alle Realisierungen sehen Möglichkeit zur zwangsweisen Leerung des gesamten Pufferspeichers oder einzelner Zeilen vor

- Aktualisierung des Arbeitsspeichers
  - Invalidation des Pufferspeichers
- Wird benötigt zur Konsistenzsicherung

**Ungepufferte Operationen**

Meist wählbar auf Seitenbasis durch geeigneten Indikator in der Seiten-Kachel-Tabelle

Wichtig für Speicherbereiche, die sich unabhängig von Schreibauffrufen ändern können (volatile in C und C++), z. B. in den Speicher abgebildete Statusregister von E/A-Geräten

23.04.01

2.1-8

**BP 2** **Hardware-Pufferspeicher: Grundlagen**

**Getrennte Pufferspeicher für Daten und Befehle**

```

    graph TD
      CPU[CPU]
      DC[Data-cache]
      IC[Befehls-cache]
      AM[Arbeitspeicher]

      CPU -- "Daten-Adresse" --> DC
      DC -- "Daten" --> CPU
      CPU -- "Befehls-Adresse" --> IC
      IC -- "Befehl(e)" --> CPU
      DC <--> AM
      IC <--> AM
  
```

23.04.01 **2.1-9**

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg  
ist ohne Genehmigung des Autors unzulässig

**BP 2** **Hardware-Pufferspeicher: Grundlagen**

**Auslegung von Pufferspeichern**

**Zeitliche Lokalität spricht für write-back**

**Kleiner Pufferspeicher spricht für mehrfach-assoziative Vorgehensweisen mit großen Mengen**

**Adresslokalität spricht für große Zeilenlänge**

**Erreichbare Leistungssteigerung durch Cache wird wesentlich vom Betriebssystem beeinflusst**

23.04.01 **2.1-10**

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg  
ist ohne Genehmigung des Autors unzulässig

**BP 2** **Hardware-Pufferspeicher: Grundlagen**

**Charakteristika der Realisierung von Pufferspeichern**

- Zellenzahl**
- Zeilenlänge**
- Mengengröße**
- Nutzung von 'write-allocate'**
- Ersetzungsstrategie**
- Aufsuchen mit virtueller oder physikalischer Adresse**
- Kenzeichnungnung der Zeilen**
- 'write-through' oder 'write-back'**

23.04.01 **2.1-11**

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg  
ist ohne Genehmigung des Autors unzulässig

**BP 2** **Hardware-Pufferspeicher: Grundlagen**


**Benutzerebene - Systemebene**


Anwenderprogramme	UNIX-Kommandos Bibliotheken	Benutzer-ebene
Systemchnittstelle (system call interface)		System-(Kern-)ebene
UNIX-Kern		
Hardware		

23.04.01 **2.1-12**

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg  
ist ohne Genehmigung des Autors unzulässig

<b>BP 2</b>	<p><b>Hardware-Pufferspeicher: Grundlagen</b></p> <p><b>Programm</b></p> <ul style="list-style-type: none"> <li>• Enthält ausführende Befehlsfolge</li> <li>• Beschreibt Datenbereiche</li> </ul> <p><b>Prozeß</b></p> <ul style="list-style-type: none"> <li>• Ausführung eines Programms</li> <li>• Besteht aus Programm, Datenbereich, Hardwarezustand und Adreßraum</li> </ul> <p><b>Faden (Thread)</b></p> <ul style="list-style-type: none"> <li>• Sequentielle Befehlsausführung in einem Prozeß</li> <li>• Besteht aus Programm, Datenbereich, Hardwarezustand</li> <li>• Wird in einer - evtl. mehreren Fäden gemeinsamen - Ausführungsumgebung abgearbeitet, die auch den Adreßraum stellt</li> </ul>	<p>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p> <p><b>2.1-13</b></p>
-------------	---	---



<b>BP 2</b>	<p><b>Hardware-Pufferspeicher: Grundlagen</b></p> <p><b>Der Adreßraum von Prozessen</b></p> <ul style="list-style-type: none"> <li>• Jeder Prozeß besitzt eigenen Adreßraum</li> </ul> 	<p>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p> <p><b>2.1-14</b></p>
-------------	--	---

<b>BP 2</b>	<p><b>Hardware-Pufferspeicher: Grundlagen</b></p> <ul style="list-style-type: none"> <li>• Adreßraumabbildung</li> </ul> 	<p>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p> <p><b>2.1-15</b></p>
-------------	--	---

<b>BP 2</b>	<p><b>Hardware-Pufferspeicher: Grundlagen</b></p> <p><b>Kontext-Umschaltung</b></p> <p><b>Sichern und Neueinstellen</b></p> <ul style="list-style-type: none"> <li>• der Prozessorregister</li> <li>• des Befehlszählers</li> <li>• des Kellerzeigers</li> <li>• der Adreßraumabbildung</li> </ul> <p><b>Thread-Umschaltung</b></p> <p><b>Sichern und Neueinstellen</b></p> <ul style="list-style-type: none"> <li>• der Prozessorregister</li> <li>• des Befehlszählers</li> <li>• des Kellerzeigers</li> </ul> <p><b>Aber Beibehaltung der Adreßraumabbildung</b></p>	<p>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p> <p><b>2.1-16</b></p>
-------------	---	---

**Systemaufrufe zur Speicher- und Prozessverwaltung**

**Der 'fork'-Aufruf unter Benutzung von 'copy on write'**



**Der 'exec'-Aufruf**

Ändert den Programmteil eines Prozesses, die Prozessorregister, den Befehlszähler und die Adressraumabbildung.  
 Behält den Zustand bzgl. der meisten Unix-Dienste bei, wie geöffnete Dateien, 'home directory', ...

**Der 'exit'-Aufruf**

Bewirkt zusammen mit der Tilgung eines Prozesses die Freigabe seines Adressraums und das Abkoppeln von Unix-Diensten, z. B. durch Schließen seiner geöffneten Dateien.  
 Überführung in den Zombie-Zustand

**Der 'brk'- und 'brk'-Aufruf**

Verändern die Größe des BSS-Segmentes (block started by symbol. Assembler-Anweisung der IBM 7090).  
 sbrk: Parameter gibt Veränderung der Segmentlänge an  
 brk: Parameter gibt die kleinste, von BSS nicht mehr benutzte virtuelle Adresse an

**Gemeinsamer Speicher (shared memory)**

- **Einrichtung, indem in mehreren Adressraum-Abbildungen Verweise auf die gleiche Kachel eingetragen werden, möglicherweise unter unterschiedlichen virtuellen Adressen.**
- **Wird vor allem zur schnellen Kommunikation zwischen Prozessen genutzt.**

**• Systemaufrufe:**

```
shared memory operations
char *shmat( int shmid, char *shmaddr,
            int shmflg )
int shmdt( char *shmaddr )
```

**shared memory control operations**

```
int shmctl( int shmid, int cmd,
           struct shmid_ds *buf )
```

**get shared memory segment identifier**

```
int shmget( key_t key, int size, int shmflg )
```

BP 2

### Hardware-Pufferspeicher: Grundlagen

#### E/A-Operationen

gepuffert - ungepuffert

#### 'memory mapped files'

Verwendbar wie Felder eines Prozesses  
Wirken logisch ähnlich 'shared memory'

23.04.01

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg  
ist ohne Genehmigung des Autors unzulässig


2.1-21

BP 2

### Cache-Speicher: Virtuelle Caches

#### 2.1.2 Virtuelle Pufferspeicher

#### 2.1.2.1 Die Arbeitsweise



#### Beispiel: i860 on-chip cache

#### Prüfung der Zugriffsrechte bei write

- write-through
- hit: virtuelle Adresse auch an MMU zur Prüfung
- miss: bei write-allocate mit physikalischer Adresse aus ASP lesen
- write-back
- miss: Prüfung verbunden mit Laden evtl. Rückschreiben unter Nutzung der MMU
- hit: Falls schon modifiziert, dann erlaubt falls nicht modifiziert, parallel Prüfung mittels MMU

23.04.01

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg  
ist ohne Genehmigung des Autors unzulässig


2.1-22

BP 2

### Cache-Speicher: Virtuelle Caches

#### 2.1.2.2 Probleme

#### Mehrdeutigkeit (ambiguity)



23.04.01


Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg  
ist ohne Genehmigung des Autors unzulässig

2.1-23

BP 2

### Cache-Speicher: Virtuelle Caches

#### Bedeutungsgleichheit (alias, synonym)



23.04.01

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg  
ist ohne Genehmigung des Autors unzulässig


2.1-24

<b>BP 2</b> <b>2.1.2.3</b>	<p style="text-align: center;"><b>Cache-Speicher: Virtuelle Caches</b></p> <p><b>Verwaltung virtueller Pufferspeicher</b>  <b>Kontextumschaltung</b>  <b>Da gleiche Adressen in verschiedenen Adreßräumen verschiedene physikalische Adressen referenzieren können, muß der Pufferspeicher invalidiert werden (Vorsicht bei write-back!)</b></p> <p><b>fork</b>  <b>Bei write-back modifizierte Pufferspeicher-Zeilen in ASP transferieren</b>  <b>Wie wird Kopie angelegt, falls kein copy-on-write?</b></p> <div style="text-align: center;"> <p>Abbildung in den physikalischen Seiten des Vaters</p> <p>Abbildung in den physikalischen Seiten des Vaters</p> <p>Vorübergehende Abbildung in die physikalischen Seiten des Sohns</p> </div> <p style="text-align: right;"><b>2.1-25</b></p> <p><small>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</small></p>
-------------------------------	--


<b>BP 2</b> <b>23.04.01</b>	<p style="text-align: center;"><b>Cache-Speicher: Virtuelle Caches</b></p> <p><b>exec</b>  <b>Pufferspeicher muß invalidiert werden</b>  <b>Write-back benötigt kein Rückschreiben, da bisherige Daten aufgegeben werden.</b></p> <p><b>exit</b>  <b>Kein Rückschreiben</b></p> <p><b>brk und sbrk</b>  <b>Vergrößerung unproblematisch</b>  <b>Verkleinerung: Führt zu nicht mehr abgebildeten Seiten, die aber noch teilweise im Pufferspeicher sein können, also Pufferspeicher (selektiv) invalidieren</b></p> <p style="text-align: right;"><b>2.1-26</b></p> <p><small>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</small></p>
--------------------------------	---

<b>BP 2</b> <b>23.04.01</b>	<p style="text-align: center;"><b>Cache-Speicher: Virtuelle Caches</b></p> <p><b>Gemeinsamer Speicher (shared memory) und speicherabgebildete Dateien (memory mapped files)</b>  <b>Führt zum Problem der Bedeutungslosigkeit</b>  <b>Lösungsmöglichkeiten bei Mehrfachzuordnung eines gemeinsamen Segments an einen Prozeß unter verschiedenen virtuellen Adressen</b></p> <ul style="list-style-type: none"> <li>• verbieten</li> <li>• nicht in Pufferspeicher zwischenschlagen</li> <li>• Adreßraum direkt abgebildet zusammen mit write_allocate: nur solche virtuelle Anfangsadressen zulassen, die auf die gleiche Pufferspeicher-Zeile abgebildet werden (Beispiel: Sun 3/200)</li> <li>• Kachel zu jedem Zeitpunkt nur unter einer virtuellen Anfangsadresse zugänglich machen</li> <li>• Abkoppeln von gemeinsamen Segmenten wie Verkürzung von BSS behandeln</li> </ul> <p style="text-align: right;"><b>2.1-27</b></p> <p><small>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</small></p>
--------------------------------	---

<b>BP 2</b> <b>23.04.01</b>	<p style="text-align: center;"><b>Cache-Speicher: Virtuelle Caches</b></p> <p><b>E/A</b></p> <ul style="list-style-type: none"> <li>• Gepufferte E/A ohne Komplikationen</li> <li>• Ungepufferte E/A</li> <li>• bei write Informationen evtl. noch im Pufferspeicher, also Rückschreiben vor E/A-Start</li> <li>• bei read muß Pufferspeicher geleert werden</li> </ul> <div style="text-align: center;"> <p>Physikalische Adresse</p> <p>Physikalische Adresse</p> <p>Arbeitspeicher</p> <p>E/A</p> <p>Daten</p> <p>Daten</p> <p>Virtuelle Adresse</p> <p>Virtuelle Adresse</p> <p>MMU</p> <p>Virtueller Cache</p> <p>CPU</p> <p>Daten</p> </div> <p style="text-align: right;"><b>2.1-28</b></p> <p><small>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</small></p>
--------------------------------	---

<p><b>BP 2</b></p>	<p><b>Cache-Speicher: Virtuelle Caches</b></p> <ul style="list-style-type: none"> <li>• <b>Besondere Probleme, wenn E/A-Bereich nicht mit Anfangsadresse einer Pufferspeicher-Zeile beginnt oder seine Länge kein Vielfaches der Pufferspeicher-Zeilenlänge ist</b></li> </ul> 
<p>23.04.01</p>	<p>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p> <p>2.1-29</p>

<p><b>BP 2</b></p>	<p><b>Cache-Speicher: Virtuelle Caches</b></p> <p>Mehrdeutigkeiten Benutzer-/Kernadressraum</p> <ul style="list-style-type: none"> <li>• Pufferspeicher-Invalidierung bei Verlassen des Systemzustands</li> <li>• write-back: Rückschreiben von Systemdaten muß bei Verlassen des Systemzustands erfolgen</li> </ul> <p><b>2.1.2.4</b> <b>Schlußfolgerung</b></p> <p>Virtuelle Pufferspeicher bieten hohe Verarbeitungsgeschwindigkeit, da MMU nur bei Zugriffsfehlern benutzt wird</p> <p>Sie erfordern häufiges Räumen des Pufferspeichers, was bei großen Pufferspeichern zeitaufwendig ist</p> <p>Das Betriebssystem muß die Phänomene der Mehrdeutigkeit und Bedeutungsgleichheit berücksichtigen, insbesondere bei asynchroner E/A</p>
<p>23.04.01</p>	<p>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p> <p>2.1-30</p>

<p><b>BP 2</b></p> <p><b>2.1.3</b> <b>Virtuelle Caches mit Prozeß-Schlüsseln</b></p> <p><b>2.1.3.1</b> <b>Arbeitsweise</b></p>	
<p>23.04.01</p>	<p>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p> <p>2.1-31</p>

<p><b>BP 2</b></p> <p><b>2.1.3.2</b> <b>Verwaltung</b></p> <p><b>Kontextumschaltung</b></p> <ul style="list-style-type: none"> <li>• Bei write-through kein Leeren bei Kontextumschaltung erforderlich</li> <li>• Bei write-back Schwierigkeiten, da nach Kontextwechsel die alte, zuständige SKT nicht mehr bekannt ist</li> <li>• Bei zu wenig Schlüsselwerten muß die Prozessorvergabe auf die Schlüsselverteilung Rücksicht nehmen, wenn nicht jeder Kontextwechsel zur Leerung des Cache führen soll</li> </ul>	<p><b>Cache-Speicher: Virtuelle Caches mit Prozeß-Schlüsseln</b></p>
<p>23.04.01</p>	<p>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p> <p>2.1-32</p>

**Cache-Speicher: Virtuelle Caches mit Prozeß-Schlüsseln**

**BP 2**

fork

- Sohn braucht neuen Schlüssel
- Daten des Vaters müssen im Arbeitsspeicher sein!
- Kein copy-on-write
  - write-through: Kern-Adreßraum muß nicht bereinigt werden
  - write-back: Cache muß explizit geleert werden
- Copy-on-write
  - write-back: Arbeitsspeicher muß bei jedem fork invalidiert werden, damit Zeilenersetzungen kein fehlerhaftes Verhalten bei copy-on-write verursachen (modifizierte Daten würden verdoppelt, nicht die originalen!)

23.04.01

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig

2.1-33


**Cache-Speicher: Virtuelle Caches mit Prozeß-Schlüsseln**

**BP 2**

Beispiel

- Schlüssel des Vaters: 1
- Schlüssel des Sohnes: 2
- Cache direkt abgebildet, write-through
- Vater liest aus Befehlssegment:

Virtueller Cache  
mit Prozeßschlüsseln



**Wenn Sohn liest, wird trotz copy-on-write erneut vom Speicher gelesen**

23.04.01

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig

2.1-34

**Cache-Speicher: Virtuelle Caches mit Prozeß-Schlüsseln**

**BP 2**

Beispiel: Mehrfach abgebildeter Cache

2-fach assoziativ

Nur Vater hat aus virtueller Adresse 0x1000000 geles

Schlüssel	Tag	Daten
1	0x1000000	1011970
-	-	-

Menge 0x10

Nur Sohn hat aus virtueller Adresse 0x1000000 geles

Schlüssel	Tag	Daten
2	0x1000000	1011970
-	-	-

Menge 0x10

Vater und Sohn haben aus virtueller Adresse 0x1000 gelesen:

Schlüssel	Tag	Daten
1	0x1000000	1011970
2	0x1000000	1011970

Menge 0x10

**Rückschreiben in Kachel führt korrekt zur Beseitigung des copy-on-write**

23.04.01

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig

2.1-35

**Cache-Speicher: Virtuelle Caches mit Prozeß-Schlüsseln**

**BP 2**

Exec

- Prozeßschlüssel beibehalten
  - Im Cache alle Einträge mit diesem Schlüssel vorher invalidieren
- exit
- Da normalerweise kein Räumen des Pufferspeichers bei Prozeßumschaltung, Einträge dieses Schlüssels invalidieren
  - Könnte auch bis zur Wiedervergabe des Schlüssels aufgeschoben werden

brk, sbrk

- Wie bei virtuellem Cache

23.04.01

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig

2.1-36

### Cache-Speicher: Virtuelle Caches mit Prozess-Schlüsseln

Shared memory and memory mapped files

Information könnte mehrfach unter verschiedenen Schlüsseln vorhanden sein

- Unter gleicher virtueller Adresse Unproblematisch, falls write-allocate

Schlüssel	Mod	Tag	Daten
1	M	0x100000	1011970


Nach Zugrifffehler:

Schlüssel	Mod	Tag	Daten
2	-	0x100000	1011970

Problematisch, falls nicht write-allocate, da zweiter Zugriff Fehler auslöst und direkt vom Arbeitsspeicher liest ohne den Pufferspeicher zu tangieren

### Cache-Speicher: Virtuelle Caches mit Prozess-Schlüsseln

- Unter verschiedenen virtuellen Adressen



### Cache-Speicher: Virtuelle Caches mit Prozess-Schlüsseln

Shared memory and memory mapped files

Information könnte mehrfach unter verschiedenen Schlüsseln vorhanden sein

- Unter gleicher virtueller Adresse Unproblematisch, falls write-allocate

Schlüssel	Mod	Tag	Daten
1	M	0x100000	1011970

Nach Zugrifffehler:

Schlüssel	Mod	Tag	Daten
2	-	0x100000	1011970

Problematisch, falls nicht write-allocate, da zweiter Zugriff Fehler auslöst und direkt vom Arbeitsspeicher liest ohne den Pufferspeicher zu tangieren

### Cache-Speicher: Virtuelle Caches mit Prozess-Schlüsseln

- Möglichkeiten zur Verhinderung von Mehrdeutigkeiten
  - Entfernung aus dem Cache bei Adressraumschaltung
  - Puffern ("caching") gemeinsamer Segmente nicht zulassen
  - Bei direkt abgebildetem Cache mit write-allocate, gemeinsame Segmente so anlegen, daß Anfangsadressen auf die gleiche Cachezeile abgebildet werden; aber Zugriff erzeugt Fehlzugriff!

E/A

Zu behandeln wie rein virtueller Cache

Mehrdeutigkeiten Benutzer - Kern

- Zusätzlicher Modus-Indikator
- Besonderer Schlüssel für Betriebssystem
  - Vorteil: Kern hat Zugang zu seinen Daten unabhängig von der Identität des aufrufenden Prozesses
  - Nachteil: Fehlzugriffe bei Zugriff auf Benutzerdaten


### Cache-Speicher: Virtuelle Caches mit Prozess-Schlüsseln

Benutzung virtueller Pufferspeicher in MMUs


Pufferspeicher werden in MMUs benutzt als

- 'translation lookaside buffer' (TLB), auch als 'address translation cache' (ATC) bezeichnet
- TLB ist virtueller Pufferspeicher, der Kacheladressen (also Daten der Seiten-Kachel-Tabelle) und Zugriffsrechte speichert
- Fehlzugriffe werden in manchen Systemen nicht durch Hardware sondern durch BS behandelt (z. B. MIPS)
- Als TLBs werden häufig virtuelle Pufferspeicher mit Schlüsseln verwendet; vorteilhaft, wenn (wie üblich) SKTs keine gemeinsamen Abschnitte haben

<b>BP 2</b>	<p><b>Cache-Speicher: Virtuelle Caches mit Prozeß-Schlüsseln</b></p>
<p><b>2.1.3.4</b></p> <p><b>Schlußfolgerung</b></p> <p>Virtuelle Pufferspeicher mit Schlüsseln reduzieren Zusatzaufwand: Pufferspeicher muß normalerweise bei Prozeßumschaltung nicht invalidiert werden.</p> <p>Nachteil: gemeinsame Daten können im Pufferspeicher nicht als solche benutzt werden; verbesserbar, wenn BS Anfangsadressen vergeben kann, da dann bei fork (aber auch nur bei fork!) auf explizite Invalidation des Pufferspeichers verzichtet werden kann</p> <p>Zusätzliche Probleme treten auf, wenn nicht genügend Prozeßschlüssel zur Verfügung stehen</p>	<p><b>2.1-41</b></p> <p>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p>


<b>BP 2</b>	<p><b>Caches: Virtuelle Caches mit physikalischen Adressen als Tags</b></p>	
<p><b>2.1.4</b></p> <p><b>Virtuelle Pufferspeicher mit physikalischen Adressen als Tags</b></p> <p><b>2.1.4.1</b></p> <p><b>Arbeitsweise</b></p>	 <p>Das Diagramm zeigt den Datenfluss zwischen CPU, MMU, Virtuellem Cache mit physys. Adrt., physischer Adresse und Arbeitspeicher. Die CPU sendet virtuelle Adressen an den MMU, der sie in physische Adressen übersetzt. Diese physischen Adressen werden als Tags im Virtuellen Cache gespeichert. Der Virtuelle Cache speichert Daten, die über diese physischen Adressen vom Arbeitspeicher kommen. Die CPU kann dann über den Virtuellen Cache auf diese Daten zugreifen.</p>	<p><b>23.04.01</b></p> <p>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p>

<b>BP 2</b>	<p><b>Caches: Virtuelle Caches mit physikalischen Adressen als Tags</b></p>
<p><b>Vorteile</b></p> <ul style="list-style-type: none"> <li>• Mehrdeutigkeiten (ambiguities) zwischen Bereichen <del>untereinander</del> <b>unterschiedlicher Prozesse</b>, die nicht gemeinsam benutzt werden, können nicht auftreten. Phys. Adressen haben in diesem Fall die Wirkung von Prozeßschlüsseln.</li> <li>• Gemeinsame Bereiche können effizient betrieben werden (z. B. wenn sie dieselbe virtuelle Anfangsadresse besitzen)</li> <li>• Bei write-back ist über einen Kontextwechsel verzögertes Rückschreiben möglich</li> <li>• Zugriffsrechte werden ständig durch MMU überprüft</li> </ul> <p><b>Nachteile</b></p> <ul style="list-style-type: none"> <li>• Suchgeschwindigkeit im Pufferspeicher wird durch Umsetzungsgeschwindigkeit der MMU begrenzt</li> <li>• Physikalische Tags erfordern mehr Speicherplatz als virtuelle, wie das nachfolgende Beispiel zeigt:</li> </ul>	<p><b>2.1-43</b></p> <p>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p>

<b>BP 2</b>	<p><b>Caches: Virtuelle Caches mit physikalischen Adressen als Tags</b></p>	
<p><b>23.04.01</b></p>	 <p>Das Diagramm zeigt die Struktur von VPn, offset, PPN, MMU, Cache, phys. Tag, Daten, Vergleich und Treffer oder Fehlzugriff. Die VPn (Virtual Page Number) wird in den Cache geladen, wobei der offset (Bits &lt;31..11&gt;) für die interne Byte-Wahl innerhalb der Zelle (&lt;12..4&gt;) verwendet wird. Die PPN (Physical Page Number) wird über den MMU in den Cache geladen, wobei der phys. Tag (Bits &lt;31..11&gt;) für die interne Byte-Wahl innerhalb der Zelle (&lt;12..4&gt;) verwendet wird. Die Daten werden im Cache gespeichert und über den Vergleich (Treffer oder Fehlzugriff) abgerufen.</p>	<p><b>2.1-44</b></p> <p>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p>

<b>BP 2</b> <b>2.1.4.2</b>	<p><b>Caches: Virtuelle Caches mit physikalischen Adressen als Tags</b></p> <p><b>Verwaltung virtueller Caches mit physikalischen Tags</b>  <b>Kontextumschaltung</b></p> <ul style="list-style-type: none"> <li>• Verschiedene isolierte Prozesse benutzen verschiedene physikalische Adressen, also sind keine besonderen Maßnahmen erforderlich</li> <li>• Bei gemeinsamen Segmenten kann Bereinigung erforderlich sein.</li> </ul> <p>fork</p> <ul style="list-style-type: none"> <li>• Cachebereinigung nicht erforderlich bei copy-on-write</li> <li>• Daten können im Cache gemeinsam benutzt werden</li> <li>• Auch bei Benutzung von write-back und bei zweifach assoziativen Caches wird keine Bereinigung benötigt</li> <li>• Vorsicht bei Modifikation von copy-on-write-Seiten unter write-back</li> </ul> <p>exec</p> <ul style="list-style-type: none"> <li>• Invalidation der alten Adressen</li> </ul> <p>exit</p> <ul style="list-style-type: none"> <li>• Wie exec</li> </ul>	23.04.01 2.1-45 <small>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann          Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg          ist ohne Genehmigung des Autors unzulässig</small>
-------------------------------	--	--


<b>BP 2</b> <b>2.1.4.3</b>	<p><b>Caches: Virtuelle Caches mit physikalischen Adressen als Tags</b></p> <p>brk, sbrk</p> <ul style="list-style-type: none"> <li>• Bei Schrumpfen analog exec</li> </ul> <p>shared memory und memory mapped files</p> <ul style="list-style-type: none"> <li>• Keine weiteren Maßnahmen erforderlich, wenn virtuelle Anfangsadressen auf dieselbe Cachezeile abgebildet werden (Aufgabe des BS!)</li> </ul> <p>E/A</p> <ul style="list-style-type: none"> <li>• Wie bei rein virtuellem Cache</li> </ul> <p><b>Benutzer-Kern-Mehrdeutigkeit</b></p> <ul style="list-style-type: none"> <li>• Mehrdeutigkeiten zwischen Benutzer- und Systemadressraum können nicht auftreten</li> </ul> <p><b>Schlussfolgerung</b></p> <ul style="list-style-type: none"> <li>• Erhebliche Vorteile gegenüber rein virtuellem Cache und virtuellem Cache mit Prozeß-Schlüsseln</li> <li>• Wesentlicher Nachteil ist die Benutzung der MMU bei jedem Zugriff</li> <li>• Geringer Nachteil ist, daß bei freizügiger Wahl der Anfangsadressen gemeinsamer Segmente gelegentlich Cachebereinigungen erforderlich werden.</li> </ul>	23.04.01 2.1-46 <small>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann          Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg          ist ohne Genehmigung des Autors unzulässig</small>
-------------------------------	--	--

<b>BP 2</b> <b>2.1.5</b> <b>2.1.5.1</b>	<p><b>Caches: Physikalischer Cache</b></p> <p><b>Physikalischer Cache</b></p> <p><b>Arbeitsweise physikalischer Caches</b></p>  <ul style="list-style-type: none"> <li>• Vorteile</li> <li>• Weder Mehrdeutigkeiten noch Bedeutungslosigkeit möglich</li> <li>• Im allgemeinen keine Cachebereinigungen erforderlich</li> <li>• Mit 'snooping' Bereinigung gänzlich vermeidbar</li> <li>• Nachteil</li> <li>• Bei jedem Zugriff ist Adressumsetzung durch MMU erforderlich</li> </ul>	23.04.01 2.1-47 <small>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann          Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg          ist ohne Genehmigung des Autors unzulässig</small>
---	---	--


<b>BP 2</b> <b>2.1.5.2</b>	<p><b>Caches: Physikalischer Cache</b></p> <p><b>Verwaltung physikalischer Caches</b>  <b>Kontextumschaltung</b></p> <ul style="list-style-type: none"> <li>• Keine besondere Behandlung erforderlich</li> </ul> <p>fork</p> <ul style="list-style-type: none"> <li>• Keine besondere Behandlung erforderlich</li> </ul> <p>exec</p> <ul style="list-style-type: none"> <li>• Keine besondere Behandlung erforderlich</li> </ul> <p>exit</p> <ul style="list-style-type: none"> <li>• Keine besondere Behandlung erforderlich</li> </ul> <p>brk, sbrk</p> <ul style="list-style-type: none"> <li>• Keine besondere Behandlung erforderlich</li> </ul> <p>shared memory und memory mapped files</p> <ul style="list-style-type: none"> <li>• Keine besondere Behandlung erforderlich</li> </ul> <p><b>Benutzer-Kern-Mehrdeutigkeit</b></p> <ul style="list-style-type: none"> <li>• Keine besondere Behandlung erforderlich</li> </ul>	23.04.01 2.1-48 <small>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann          Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg          ist ohne Genehmigung des Autors unzulässig</small>
-------------------------------	---	--

E/A


- Konsistenzgewährleistung durch Busbeobachtung (bus watching, snooping)



Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg  
ist ohne Genehmigung des Autors unzulässig



Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg  
ist ohne Genehmigung des Autors unzulässig




Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg  
ist ohne Genehmigung des Autors unzulässig


- Bei write-through n ur write-Aufrufe überwachen
- Bei write-back
  - Alle Transfers überwachen
  - Besondere Vorsichtsmaßnahmen am Pufferanfang und Pufferende, wenn sie nicht mit Cachezeilenanfang bzw. -ende übereinstimmen

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg  
ist ohne Genehmigung des Autors unzulässig

Mischung aus virtuellem und physikalischem Cache (i860 XP)




Mehrstufige Pufferspeicher




Die beiden Ebenen können unterschiedlich realisiert sein

Typischerweise erste Ebene (primärer Pufferspeicher) als virtueller Pufferspeicher, zweite Ebene (sekundärer Pufferspeicher) als physikalischer Pufferspeicher; Adreßumsetzung erfolgt parallel zum Zugriff zum primären Pufferspeicher.

Primärer virtueller Pufferspeicher und sekundärer physikalischer Pufferspeicher



Primärer virtueller Pufferspeicher mit physikalischen Tags und sekundärer physikalischer Pufferspeicher



<b>BP 2</b>	<b>Caches: Physikalischer Cache</b>
<b>2.1.5.4</b>	<p><b>Schlussfolgerung</b></p> <p>Physikalische Pufferspeicher reduzieren erheblich die Notwendigkeit von Eingriffen durch das BS</p> <p>In Verbindung mit snooping für das BS transparent</p> <p>Zugriffsgeschwindigkeit begrenzt durch MMU</p> <p>Verbindung beider Vorteile durch zwei Puffer-Ebenen</p>
<b>23.04.01</b>	<p>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p> <p style="text-align: right;"><b>2.1-57</b></p>


<b>BP 2</b>	<b>Caches: Techniken zur effizienten Cacheverwaltung</b>
<b>2.1.6</b>	<p><b>Techniken zur effizienten Verwaltung von Pufferspeichern</b></p> <p><b>Vorbemerkung</b></p> <p>Wesentliche Faktoren, die die Effizienz beeinflussen</p> <ul style="list-style-type: none"> <li>• Design der Hardware</li> <li>• Zeitliche und örtliche Lokalität der Zugriffe in Programmen</li> <li>• Umgang des BS mit den Pufferspeichern</li> <li>• BS-Techniken</li> <li>• Layout von Adressräumen</li> <li>• Verzögerte Invalidation von Pufferspeichern</li> <li>• Ausrichtung der Anfangsadresse von Datenstrukturen</li> </ul>
<b>23.04.01</b>	<p>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p> <p style="text-align: right;"><b>2.1-58</b></p>

<b>BP 2</b>	<b>Caches: Techniken zur effizienten Cacheverwaltung</b>
<b>2.1.6.2</b>	<p><b>Layout des Adressraums von Prozessen</b></p> <p><b>Virtueller Pufferspeicher</b></p> <p>Die Anfangsadressen der Segmente Text, Data und Stack sollten so gewählt werden, daß sie nicht auf die gleiche Pufferspeicherzeile abgebildet werden.</p> <p><b>Beispiel: 64 KB, direkt abgebildet, 16 Byte/Zeile</b> (Bit 0-3: Bytenummer; Bit 4-15: Zeilenindex)</p>
<b>23.04.01</b>	<p>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p> <p style="text-align: right;"><b>2.1-59</b></p>

<b>BP 2</b>	<b>Caches: Techniken zur effizienten Cacheverwaltung</b>																																																														
<b>23.04.01</b>	<table border="1" style="margin-left: auto; margin-right: auto;"> <thead> <tr> <th>Region</th> <th>Adresse</th> </tr> </thead> <tbody> <tr> <td>Text</td> <td>0x00000000</td> </tr> <tr> <td>Data/BSS</td> <td>0x80000000</td> </tr> <tr> <td>Stack</td> <td>0xfffff000</td> </tr> </tbody> </table> <table border="1" style="margin-left: auto; margin-right: auto;"> <thead> <tr> <th>Adresse in Text</th> <th>Inde x</th> <th>Adresse in Data</th> <th>Inde x</th> <th>Adresse in Stack</th> <th>Inde x</th> </tr> </thead> <tbody> <tr> <td>0x00000000</td> <td>0</td> <td>0x80000000</td> <td>0</td> <td>0xfffff000</td> <td>0</td> </tr> <tr> <td>0x00000010</td> <td>1</td> <td>0x80000010</td> <td>1</td> <td>0xfffff010</td> <td>1</td> </tr> <tr> <td>0x00000020</td> <td>2</td> <td>0x80000020</td> <td>2</td> <td>0xfffff020</td> <td>2</td> </tr> <tr> <td>0x00000030</td> <td>3</td> <td>0x80000030</td> <td>3</td> <td>0xfffff030</td> <td>3</td> </tr> <tr> <td>•</td> <td>•</td> <td>•</td> <td>•</td> <td>•</td> <td>•</td> </tr> <tr> <td>•</td> <td>•</td> <td>•</td> <td>•</td> <td>•</td> <td>•</td> </tr> <tr> <td>•</td> <td>•</td> <td>•</td> <td>•</td> <td>•</td> <td>•</td> </tr> <tr> <td>0x000000ff0</td> <td>255</td> <td>0x800000ff0</td> <td></td> <td>0xfffff0ff0</td> <td>255</td> </tr> </tbody> </table> <p>Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p> <p style="text-align: right;"><b>2.1-60</b></p>	Region	Adresse	Text	0x00000000	Data/BSS	0x80000000	Stack	0xfffff000	Adresse in Text	Inde x	Adresse in Data	Inde x	Adresse in Stack	Inde x	0x00000000	0	0x80000000	0	0xfffff000	0	0x00000010	1	0x80000010	1	0xfffff010	1	0x00000020	2	0x80000020	2	0xfffff020	2	0x00000030	3	0x80000030	3	0xfffff030	3	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	0x000000ff0	255	0x800000ff0		0xfffff0ff0	255
Region	Adresse																																																														
Text	0x00000000																																																														
Data/BSS	0x80000000																																																														
Stack	0xfffff000																																																														
Adresse in Text	Inde x	Adresse in Data	Inde x	Adresse in Stack	Inde x																																																										
0x00000000	0	0x80000000	0	0xfffff000	0																																																										
0x00000010	1	0x80000010	1	0xfffff010	1																																																										
0x00000020	2	0x80000020	2	0xfffff020	2																																																										
0x00000030	3	0x80000030	3	0xfffff030	3																																																										
•	•	•	•	•	•																																																										
•	•	•	•	•	•																																																										
•	•	•	•	•	•																																																										
0x000000ff0	255	0x800000ff0		0xfffff0ff0	255																																																										

**Caches: Techniken zur effizienten Cacheverwaltung**

**BP 2**



**23.04.01**

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg  
ist ohne Genehmigung des Autors unzulässig

**2.1-61**

**Caches: Techniken zur effizienten Cacheverwaltung**

**BP 2**

**Andere Wahl der Anfangsadressen**

Region	Adresse
Text	0x00000000
Data/BSS	0x800006000
Stack	0xfffff000

Adresse in Text	Index x	Adresse in Data	Index	Adresse in Stack	Index
0x00000000	0	0x800006000	1536	0xfffff0000	3840
0x00000010	1	0x800006010	1537	0xfffff0010	3841
0x00000020	2	0x800006020	1538	0xfffff0020	3842
0x00000030	3	0x800006030	1539	0xfffff0030	3843
•	•	•	•	•	•
•	•	•	•	•	•
•	•	•	•	•	•
0x00000fff	255	0x800006fff	1791	0xfffff0ff0	4095


**23.04.01**

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg  
ist ohne Genehmigung des Autors unzulässig

**2.1-62**

**Caches: Techniken zur effizienten Cacheverwaltung**

**BP 2**




**23.04.01**

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg  
ist ohne Genehmigung des Autors unzulässig

**2.1-63**

**Dynamische Vergabe der Anfangsadressen von Segmenten**

**Beispiel für die Problematik**




**23.04.01**

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg  
ist ohne Genehmigung des Autors unzulässig

**2.1-64**

**BP 2** Caches: Techniken zur effizienten Cacheverwaltung

**Physikalischer Cache**



Einteilung der Kacheln in Gruppen, die jeweils aus den Kacheln bestehen, die auf die gleiche Cache-Zeile abgebildet werden. Zuteilung gemäß Round-Robin.

23.04.01

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig

2.1-65

**BP 2**

Caches: Techniken zur effizienten Cacheverwaltung

**2.1.6.3** Verzögertes Invalidieren

**Virtueller Pufferspeicher mit Schlüsseln**

- Invalidierung nach exit kann verzögert werden bis zur Neuvergabe des Schlüssels
- Sammeln mehrerer exits bis Schlüssel wieder vergeben werden
- Kompliziert bei write-back, da Kacheln anderweitig vergeben worden sein könnten

23.04.01

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig

2.1-66

**BP 2**

Caches: Techniken zur effizienten Cacheverwaltung

**Virtueller Pufferspeicher mit physikalischen Markierungen, physikalischer Pufferspeicher ohne Busüberwachung**

- zwei Listen für freie Kacheln
  - mit Zeilen im Pufferspeicher (Kachel unsauber)
  - ohne Zeilen im Pufferspeicher (Kachel sauber)
- bei exit
  - Kacheln in Liste der unsauberen einreihen
  - bei Kacheizuordnung
    - aus Liste der sauberen Kacheln zuordnen
    - falls leer, aber unsaubere Kacheln verfügbar, dann Pufferspeicher invalidieren und alle unsauberen Kacheln in die Liste der sauberen umhängen
    - analog bei Schrumpfen des Datenssegmentes

23.04.01


Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig

2.1-67

**BP 2**

Caches: Techniken zur effizienten Cacheverwaltung

**2.1.6.4** Geschickte Wahl der Anfangsadressen von Datenstrukturen  
Abbildung bei Zeilengröße n




23.04.01


Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig

2.1-68

**BP 2** Caches: Techniken zur effizienten Cacheverwaltung



Vermeidung zweier Fehlzugriffe bei Laden eines Eintrags



**BP 2** Caches: Techniken zur effizienten Cacheverwaltung

2.1.6.5 Schlussfolgerung

Sorgfältige Adressraumgestaltung kann Effizienz deutlich erhöhen


Verzögerte Bereinigung kann benutzt werden, um die Zahl der Invalidierungen wegen nicht mehr zugeordneter Bereiche (infolge exit, brk oder sbrk) zu reduzieren

Ausrichtung häufig benötigter Datenstrukturen auf Pufferspeicherzeilen reduziert Fehlzugriffe


**BP 2** 2.1.7

Die Pentium-Architektur

The processing units in the Pentium® Pro processor microarchitecture and their interface with the memory subsystem



**BP 2** Intel P6 Architecture: Cache Unit



BP 2	<p align="center"><b>Intel P6 Architecture: Cache Unit</b></p> <p><b>Characteristics of Caches, TLBs, and Write Buffer</b></p>										
	<table border="1"> <thead> <tr> <th>Cache or Buffer</th> <th>Characteristics</th> </tr> </thead> <tbody> <tr> <td>L1 instruction Cache<sup>a</sup></td> <td> <ul style="list-style-type: none"> <li>- P6 family and Pentium<sup>®</sup> processors: 8 or 16 KBytes, 4-way set associative, 32-byte cache line size; 2-way set associative for earlier Pentium processors.</li> <li>- Intel486<sup>™</sup> processor: 8 or 16 KBytes, 4-way set associative, 16-byte cache line size, instruction and data cache combined.</li> </ul> </td> </tr> <tr> <td>L1 Data Cache.</td> <td> <ul style="list-style-type: none"> <li>- P6 family processors: 8 or 16 KBytes, 2-way set associative, 32-byte cache line size.</li> <li>- Pentium processor: 8 or 16 KBytes, 4-way set associative, 32-byte cache line size; 2-way set associative for earlier processors.</li> <li>- Intel486 processor: System specific.</li> </ul> </td> </tr> <tr> <td>L2 Unified Cache<sup>b</sup></td> <td> <ul style="list-style-type: none"> <li>- P6 family processors: 256 KBytes, 512 KBytes, or 1 MByte, 4-way set associative, 32-byte cache line size.</li> <li>- Pentium processor: System specific, typically 256 or 512 KBytes, 4-way set associative, 32-byte cache line size.</li> <li>- Intel486 processor: System specific.</li> </ul> </td> </tr> <tr> <td>Instruction TLB (4-Kbyte Pages)a.</td> <td> <ul style="list-style-type: none"> <li>- P6 family processors: 32 entries, 4-way set associative.</li> <li>- Pentium processor: 32 entries, 4-way set associative; fully set associative for Pentium processors with MMX<sup>™</sup> technology.</li> <li>- Intel486 processor: 32 entries, 4-way set associative; instruction and data TLB combined.</li> </ul> </td> </tr> </tbody> </table>	Cache or Buffer	Characteristics	L1 instruction Cache <sup>a</sup>	<ul style="list-style-type: none"> <li>- P6 family and Pentium<sup>®</sup> processors: 8 or 16 KBytes, 4-way set associative, 32-byte cache line size; 2-way set associative for earlier Pentium processors.</li> <li>- Intel486<sup>™</sup> processor: 8 or 16 KBytes, 4-way set associative, 16-byte cache line size, instruction and data cache combined.</li> </ul>	L1 Data Cache.	<ul style="list-style-type: none"> <li>- P6 family processors: 8 or 16 KBytes, 2-way set associative, 32-byte cache line size.</li> <li>- Pentium processor: 8 or 16 KBytes, 4-way set associative, 32-byte cache line size; 2-way set associative for earlier processors.</li> <li>- Intel486 processor: System specific.</li> </ul>	L2 Unified Cache <sup>b</sup>	<ul style="list-style-type: none"> <li>- P6 family processors: 256 KBytes, 512 KBytes, or 1 MByte, 4-way set associative, 32-byte cache line size.</li> <li>- Pentium processor: System specific, typically 256 or 512 KBytes, 4-way set associative, 32-byte cache line size.</li> <li>- Intel486 processor: System specific.</li> </ul>	Instruction TLB (4-Kbyte Pages)a.	<ul style="list-style-type: none"> <li>- P6 family processors: 32 entries, 4-way set associative.</li> <li>- Pentium processor: 32 entries, 4-way set associative; fully set associative for Pentium processors with MMX<sup>™</sup> technology.</li> <li>- Intel486 processor: 32 entries, 4-way set associative; instruction and data TLB combined.</li> </ul>
Cache or Buffer	Characteristics										
L1 instruction Cache <sup>a</sup>	<ul style="list-style-type: none"> <li>- P6 family and Pentium<sup>®</sup> processors: 8 or 16 KBytes, 4-way set associative, 32-byte cache line size; 2-way set associative for earlier Pentium processors.</li> <li>- Intel486<sup>™</sup> processor: 8 or 16 KBytes, 4-way set associative, 16-byte cache line size, instruction and data cache combined.</li> </ul>										
L1 Data Cache.	<ul style="list-style-type: none"> <li>- P6 family processors: 8 or 16 KBytes, 2-way set associative, 32-byte cache line size.</li> <li>- Pentium processor: 8 or 16 KBytes, 4-way set associative, 32-byte cache line size; 2-way set associative for earlier processors.</li> <li>- Intel486 processor: System specific.</li> </ul>										
L2 Unified Cache <sup>b</sup>	<ul style="list-style-type: none"> <li>- P6 family processors: 256 KBytes, 512 KBytes, or 1 MByte, 4-way set associative, 32-byte cache line size.</li> <li>- Pentium processor: System specific, typically 256 or 512 KBytes, 4-way set associative, 32-byte cache line size.</li> <li>- Intel486 processor: System specific.</li> </ul>										
Instruction TLB (4-Kbyte Pages)a.	<ul style="list-style-type: none"> <li>- P6 family processors: 32 entries, 4-way set associative.</li> <li>- Pentium processor: 32 entries, 4-way set associative; fully set associative for Pentium processors with MMX<sup>™</sup> technology.</li> <li>- Intel486 processor: 32 entries, 4-way set associative; instruction and data TLB combined.</li> </ul>										
23.04.01	<p align="right">Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p> <p align="right"><b>2.1-73</b></p>										

BP 2	<p align="center"><b>Intel P6 Architecture: Cache Unit</b></p>												
	<table border="1"> <thead> <tr> <th>Cache or Buffer</th> <th>Characteristics</th> </tr> </thead> <tbody> <tr> <td>Data TLB (4-KByte Pages)a.</td> <td> <ul style="list-style-type: none"> <li>- Pentium and P6 family processors: 64 entries, 4-way set associative; fully set associative for Pentium processors with MMX technology.</li> <li>- Intel486 processor: (see instruction TLB).</li> </ul> </td> </tr> <tr> <td>Instruction TLB (Large Pages)</td> <td> <ul style="list-style-type: none"> <li>- P6 family processors: 2 entries, 2-way set associative.</li> <li>- Pentium processor: Uses same TLB as used for 4-KByte pages.</li> <li>- Intel486 processor: None (large pages not supported).</li> </ul> </td> </tr> <tr> <td>Data TLB (Large Pages)</td> <td> <ul style="list-style-type: none"> <li>- P6 family processors: 8 entries, 4-way set associative.</li> <li>- Pentium processor: 8 entries, 4-way set associative; uses same TLB as used for 4-KByte pages in Pentium processors with MMX technology.</li> <li>- Intel486 processor: None (large pages not supported).</li> </ul> </td> </tr> <tr> <td>Write Buffer</td> <td> <ul style="list-style-type: none"> <li>- P6 family processors: 12 entries.</li> <li>- Pentium processor: 2 buffers, 1 entry each (Pentium processors with MMX technology have 4 buffers for 4 entries).</li> <li>- Intel486 processor: 4 entries.</li> </ul> </td> </tr> <tr> <td data-bbox="678 990 762 1070">23.04.01</td> <td data-bbox="678 138 762 990"> <p>a. In the Intel486<sup>™</sup> processor, the L1 cache is a unified instruction and data cache, and the TLB is a unified instruction and data TLB</p> <p>b. In the Intel486 and Pentium<sup>®</sup> processors, the L2 cache is external to the processor package and optional. In Pentium-III-Xeon processor, the L2 cache comprising up to 2 MByte is on chip.</p> <p align="right">Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p> <p align="right"><b>2.1-74</b></p> </td> </tr> </tbody> </table>	Cache or Buffer	Characteristics	Data TLB (4-KByte Pages)a.	<ul style="list-style-type: none"> <li>- Pentium and P6 family processors: 64 entries, 4-way set associative; fully set associative for Pentium processors with MMX technology.</li> <li>- Intel486 processor: (see instruction TLB).</li> </ul>	Instruction TLB (Large Pages)	<ul style="list-style-type: none"> <li>- P6 family processors: 2 entries, 2-way set associative.</li> <li>- Pentium processor: Uses same TLB as used for 4-KByte pages.</li> <li>- Intel486 processor: None (large pages not supported).</li> </ul>	Data TLB (Large Pages)	<ul style="list-style-type: none"> <li>- P6 family processors: 8 entries, 4-way set associative.</li> <li>- Pentium processor: 8 entries, 4-way set associative; uses same TLB as used for 4-KByte pages in Pentium processors with MMX technology.</li> <li>- Intel486 processor: None (large pages not supported).</li> </ul>	Write Buffer	<ul style="list-style-type: none"> <li>- P6 family processors: 12 entries.</li> <li>- Pentium processor: 2 buffers, 1 entry each (Pentium processors with MMX technology have 4 buffers for 4 entries).</li> <li>- Intel486 processor: 4 entries.</li> </ul>	23.04.01	<p>a. In the Intel486<sup>™</sup> processor, the L1 cache is a unified instruction and data cache, and the TLB is a unified instruction and data TLB</p> <p>b. In the Intel486 and Pentium<sup>®</sup> processors, the L2 cache is external to the processor package and optional. In Pentium-III-Xeon processor, the L2 cache comprising up to 2 MByte is on chip.</p> <p align="right">Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p> <p align="right"><b>2.1-74</b></p>
Cache or Buffer	Characteristics												
Data TLB (4-KByte Pages)a.	<ul style="list-style-type: none"> <li>- Pentium and P6 family processors: 64 entries, 4-way set associative; fully set associative for Pentium processors with MMX technology.</li> <li>- Intel486 processor: (see instruction TLB).</li> </ul>												
Instruction TLB (Large Pages)	<ul style="list-style-type: none"> <li>- P6 family processors: 2 entries, 2-way set associative.</li> <li>- Pentium processor: Uses same TLB as used for 4-KByte pages.</li> <li>- Intel486 processor: None (large pages not supported).</li> </ul>												
Data TLB (Large Pages)	<ul style="list-style-type: none"> <li>- P6 family processors: 8 entries, 4-way set associative.</li> <li>- Pentium processor: 8 entries, 4-way set associative; uses same TLB as used for 4-KByte pages in Pentium processors with MMX technology.</li> <li>- Intel486 processor: None (large pages not supported).</li> </ul>												
Write Buffer	<ul style="list-style-type: none"> <li>- P6 family processors: 12 entries.</li> <li>- Pentium processor: 2 buffers, 1 entry each (Pentium processors with MMX technology have 4 buffers for 4 entries).</li> <li>- Intel486 processor: 4 entries.</li> </ul>												
23.04.01	<p>a. In the Intel486<sup>™</sup> processor, the L1 cache is a unified instruction and data cache, and the TLB is a unified instruction and data TLB</p> <p>b. In the Intel486 and Pentium<sup>®</sup> processors, the L2 cache is external to the processor package and optional. In Pentium-III-Xeon processor, the L2 cache comprising up to 2 MByte is on chip.</p> <p align="right">Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p> <p align="right"><b>2.1-74</b></p>												

BP 2	<p align="center"><b>Intel P6 Architecture: Cache Unit</b></p>
	<p><b>Cache Organization</b></p> <p>The diagram illustrates the cache organization. It shows three main components: a Valid/LRU Block, a Tag Block, and a Data Block. The Valid/LRU Block contains x1xx lines, where the first line is marked as 'VALID'. The Tag Block contains TAG-21 BITS. The Data Block contains DATA-16 BYTES. The diagram shows a match between the valid line and a tag, leading to the data block. The physical address is shown as a 31-bit field divided into TAG FIELD (11 bits), INDEX IS N (4 bits), and SELECTS BYTE (4 bits).</p>
23.04.01	<p align="right">Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p> <p align="right"><b>2.1-75</b></p>

BP 2	<p align="center"><b>Intel P6 Architecture: Cache Unit</b></p>
	<p><b>Translation Lookaside Buffer</b></p> <p>The diagram illustrates the Translation Lookaside Buffer (TLB). It shows three main components: an LRU Block, a Tag Block, and a Data Block. The LRU Block contains VALID ATTRIBUTE (1 BIT) and SET SELECT (3 BIT). The Tag Block contains TAG (17 BIT). The Data Block contains DATA-20 BIT. The diagram shows a match between the valid attribute and a tag, leading to the data block. The linear address is shown as a 31-bit field divided into VALID ATTRIBUTE (1 bit), TAG (17 bits), and SET SELECT (3 bits).</p>
23.04.01	<p align="right">Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig</p> <p align="right"><b>2.1-76</b></p>

**Intel P6 Architecture: Cache Unit**

**BP 2**

**Methods of caching**

**Write Combining (WC)** - System memory locations are not cached (as with uncacheable memory) and coherency is not enforced by the processor's bus coherency protocol. Speculative reads are allowed. Writes may be delayed and combined in the write buffer to reduce memory accesses. This type of cache-control is appropriate for video frame buffers, where the order of writes is unimportant as long as the writes update memory so they can be seen on the graphics display.

**Write-through (WT)** - Writes and reads to and from system memory are cached. Reads come from cache lines on cache hits; read misses cause cache fills. Speculative reads are allowed. All writes are written to a cache line (when possible) and through to system memory. When writing through to memory, invalid cache lines are never filled, and valid cache lines are either filled or invalidated. Write combining is allowed. This type of cache-control is appropriate for frame buffers or when there are devices on the system bus that access system memory, but do not perform snooping of memory accesses. It enforces coherency between caches in the processors and system memory.

23.04.01

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig

2.1-77

**Intel P6 Architecture: Cache Unit**

**BP 2**

**Write-back (WB)** - Writes and reads to and from system memory are cached. Reads come from cache lines on cache hits; read misses cause cache fills. Speculative reads are allowed. Write misses cause cache line fills (in the P6 family processors), and writes are performed entirely in the cache, when possible. Write combining is allowed. The write-back memory type reduces bus traffic by eliminating many unnecessary writes to system memory. Writes to a cache line are not immediately forwarded to system memory; instead, they are accumulated in the cache. The modified cache lines are written to system memory later, when a write-back operation is performed. Write-back operations are triggered when cache lines need to be deallocated, such as when new cache lines are being allocated in a cache that is already full. They also are triggered by the mechanisms used to maintain cache consistency. This type of cache-control provides the best performance, but it requires that all devices that access system memory on the system bus be able to snoop memory accesses to insure system memory and cache coherency.

23.04.01

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig

2.1-78

**Intel P6 Architecture: Cache Unit**

**BP 2**

**Write protected (WP)** - Reads come from cache lines when possible, and read misses cause cache fills. Writes are propagated to the system bus and cause corresponding cache lines on all processors on the bus to be invalidated. Speculative reads are allowed. This caching option is available in the P6 family processors by programming the MTRRs.

23.04.01

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig

2.1-79

**Intel P6 Architecture: Cache Unit**

**BP 2**

**Methods of caching available in P6 Family, Pentium®, and Intel486™ processors**

Caching Method	P6 Family Processor	Pentium® Processor	Intel486™ Processor
Uncacheable (UC)	Yes	Yes	Yes
Write Combining (WC)	Yes <sup>1</sup>	No	No
Write Through (WT)	Yes	Yes <sup>2</sup>	Yes <sup>2</sup>
Write Back (WB)	Yes	Yes <sup>2</sup>	No
Write Protected (WP)	Yes <sup>1</sup>	No	No

- 1) Requires programming of MTRRs to implement.
- 2) Speculative reads not supported.

23.04.01

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig

2.1-80



BP 2	<p style="text-align: center;"><b>Intel P6 Architecture: Cache Unit</b></p> <p><b>Lesezugriffe (Fortsetzung)</b></p> <ul style="list-style-type: none"> <li>• <b>I nach S (R<sub>5</sub>):</b> Der Lesezugriff hat wie oben zu einem Fehlzugriff geführt. Die Pufferspeicherverwaltung löst auch hier das Füllen der entsprechenden Pufferzeile aus, um die Daten zu lesen. Soll die Pufferzeile anschließend im 'shared'-Zustand sein, müssen die angesprochenen Daten pufferbar sein. Außerdem ist es notwendig, ein 'write-through' vorzusehen.</li> <li>• <b>I nach I (R<sub>3</sub>):</b> Der Lesezugriff hat zu einem Fehlzugriff geführt. Die Pufferspeicherverwaltung kann aber die entsprechende Pufferzeile nicht laden (die Daten sind z. B. als 'Memory-Mapped-Register' nicht pufferbar); sie bleibt weiter ungültig.</li> </ul>	23.04.01 2.1-85
------	---	--------------------

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg  
ist ohne Genehmigung des Autors unzulässig

BP 2	<p style="text-align: center;"><b>Intel P6 Architecture: Cache Unit</b></p> <p><b>Schreibzugriffe</b></p> <ul style="list-style-type: none"> <li>• <b>M nach M (W<sub>1</sub>):</b> Der Schreibzugriff hat zu einem Treffer geführt, die Daten sind im Pufferspeicher vorhanden und werden dort aktualisiert. Nach dem MESI-Protokoll betrifft das einen 'write-back'-Pufferspeicher (für einen 'write-through'-Pufferspeicher sind nur die beiden MESI-Zustände 'shared' und 'invalid' gültig, um das Durchschreiben zu erzwingen), so daß kein Schreibzyklus auf den externen Bus gelegt wird.</li> <li>• <b>E nach M (W<sub>2</sub>):</b> Der Schreibzugriff hat einen Treffer auf eine vorher noch nicht überschriebene Pufferspeicherzeile verursacht. Die Pufferspeicherverwaltung kennzeichnet die Zeile nun als modifiziert. Nach dem MESI-Protokoll betrifft auch dieser Fall einen 'write-back'-Pufferspeicher, so daß kein Schreibzyklus auf dem externen Bus erfolgt.</li> <li>• <b>S nach E (W<sub>3</sub>):</b> Der Schreibzugriff hat einen Treffer ergeben. Weil die Zeile als 'shared' gekennzeichnet ist, kann sie auch in anderen Pufferspeichern als Kopie abgelegt sein. Diese Einträge müssen invalidiert werden, die Pufferspeicherverwaltung veranlaßt daher einen Schreibzyklus auf dem externen Bus. Die Zeile ist dann nur noch im lokalen Pufferspeicher enthalten und darf folglich als 'exclusive' gekennzeichnet werden.</li> </ul>	23.04.01 2.1-86
------	--	--------------------

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg  
ist ohne Genehmigung des Autors unzulässig

BP 2	<p style="text-align: center;"><b>Intel P6 Architecture: Cache Unit</b></p> <p><b>Schreibzugriffe (Fortsetzung)</b></p> <ul style="list-style-type: none"> <li>• <b>S nach S (W<sub>4</sub>):</b> Der Schreibzugriff hat auch hier einen Treffer ergeben. Der Übergang W<sub>4</sub> betrifft ausschließlich einen 'write-through'-Pufferspeicher (für einen 'write-back'-Pufferspeicher ist der Übergang W<sub>3</sub> vorgesehen), so daß die Pufferspeicherzeile als 'shared' gekennzeichnet bleibt.</li> <li>• <b>I nach I (W<sub>5</sub>):</b> Der Schreibzugriff hat zu einem Fehlzugriff geführt. Das MESI-Protokoll sieht keine 'write-allocate'-Strategie vor und somit wird der fehlende Eintrag nicht in den Pufferspeicher geschrieben, die Pufferspeicherzeile bleibt weiter ungültig.</li> </ul>	23.04.01 2.1-87
------	--	--------------------

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg  
ist ohne Genehmigung des Autors unzulässig

BP 2	<p style="text-align: center;"><b>Intel P6 Architecture: Cache Unit</b></p> <p><b>Abfragezyklen (Snooping)</b></p> <p><b>Abfragezyklen werden von einem externen 'Busmaster' ausgelöst, um festzustellen, ob ein Pufferspeicher eine bestimmte Zeile enthält und welchen MESI-Zustand sie gegebenenfalls aufweist.</b></p> <ul style="list-style-type: none"> <li>• <b>M nach S (S<sub>1</sub>):</b> Der Abfragezyklus hat eine modifizierte Pufferspeicherzeile getroffen, die nicht invalidiert werden soll. Sie wird trotzdem in den Hauptspeicher zurückgeschrieben.</li> <li>• <b>M nach I (S<sub>2</sub>):</b> Der Abfragezyklus betrifft wie oben eine Pufferspeicherzeile im Zustand 'modifiziert'. Im Gegensatz zu S<sub>2</sub> soll sie hier aber invalidiert werden. Zusätzlich wird sie in den Hauptspeicher zurückgeschrieben.</li> <li>• <b>E nach S (S<sub>3</sub>):</b> Der Abfragezyklus betrifft hat eine Pufferspeicherzeile getroffen, die als 'exclusive' markiert ist. Sie ist also bisher nicht modifiziert worden und muß somit nicht zurückgeschrieben werden. Der Zweck von S<sub>3</sub> ist, eine vorher nur in einem Pufferspeicher vorhandene Zeile auch in einen anderen Pufferspeicher des Systems zu übertragen. Die Pufferspeicherzeile kann dann nicht mehr 'exclusive' sein, sondern muß als 'shared' gekennzeichnet werden.</li> </ul>	23.04.01 2.1-88
------	--	--------------------

Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann  
Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg  
ist ohne Genehmigung des Autors unzulässig

**Abfragezyklen (Fortsetzung)**

- **E nach I (S<sub>4</sub>):** Der Abfragezyklus betrifft wie bei S<sub>3</sub> eine Pufferspeicherzeile, die als 'exclusive' markiert ist. S<sub>4</sub> wird ebenfalls dazu verwendet, eine vorher nur in einem Pufferspeicher vorhandene Zeile auch in einen anderen Pufferspeicher zu übertragen. Im Gegensatz zu S<sub>3</sub> wird die Zeile aber invalidiert, so daß sie als Pufferspeicherzeile im Zustand 'exclusive' im anderen Pufferspeicher vorhanden sein kann (sonst ist nur 'shared' möglich).
- **S nach S (S<sub>5</sub>):** Der Abfragezyklus betrifft eine Pufferspeicherzeile, die als 'shared' gekennzeichnet ist und somit möglicherweise als Kopie in einem anderen Pufferspeicher vorliegt. Der Übergang S<sub>5</sub> informiert das externe System also lediglich, daß die betreffende Pufferspeicherzeile im abgefragten Pufferspeicher vorhanden ist. Es erfolgt keine weitere Busaktivität.
- **S nach I (S<sub>6</sub>):** Der Abfragezyklus hat wie oben zu einem Treffer auf eine als 'shared' markierte Pufferspeicherzeile geführt. Sie ist nicht modifiziert worden und muß bei der folgenden Invalidierung auch nicht zurückgeschrieben werden. Der abfragende externe 'Busmaster' weiß dann, daß seine Kopie ebenfalls aktuell ist.

**Abfragezyklen (Fortsetzung)**

- **I nach I (S<sub>7</sub>):** Der Abfragezyklus hat eine Pufferspeicherzeile ermittelt, die als 'invalid' markiert ist. Sie enthält somit keine gültigen Daten. Es erfolgt keine weitere Busaktivität und der abfragende 'Busmaster' ignoriert den Inhalt der betreffenden Zeile im angesprochenen Pufferspeicher.