

BP2	Prozessorvergabe-Multiprozessoren:	Anwendungsfäden
5.3	<p>Belloa, F.: Three Dimensions of Scheduling, Arbeitsbericht des IMM-D, Band 31, Nummer 12, Dezember 1998, 192 Seiten.</p> <p>Prozessorvergabe auf Anwendungsebene besser an Aufgabenstellung anpaßbar</p> <ul style="list-style-type: none"> - Alle Scheduling operationen im gleichen Adressraum <p style="color: red;">➡ Reduktion von Fehlzugriffen</p> <ul style="list-style-type: none"> - Vergabe algorithmen kann an Aufgabe angepaßt werden, z.B. Verzicht auf verdrängende Zuordnung - Bessere Anpaßbarkeit der Datenstrukturen für Verwaltungsdaten <p>• Besondere Berücksichtigung der Fähigkeiten von NUMA-Architekturen möglich</p> <ul style="list-style-type: none"> • Möglichst keine globalen Datenstrukturen (Warteschlangen, Koordinierungsobjekte) wegender Gefahr von Engpässen • Zuordnung zu Prozessor mit gutem Zugang zu den benötigten Daten • Vorausschauendes Puffern zur besseren Überlappung von Berechnung und Transport 	25.06.01 Universität Erlangen-Nürnberg, Lehrtumthilfinformative (Vereinte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art ist untersagt. Verwendung dieses Unterlagen gezielt zu Lehrzwecken ist nur mit ausdrücklicher Genehmigung des Autors untersagt

BP2	Prozessorvergabe-Multiprozessoren:	Anwendungsfäden												
5.3	<p>Beispielhaft Realisierung für Convex SPP1000 (Architektursehrähnlich HP9000/2500):</p> <table border="1"> <thead> <tr> <th>Speicherhierarchie</th> <th>Latenz</th> <th>Taktzyklen</th> </tr> </thead> <tbody> <tr> <td>Prozessor-Cache</td> <td>1</td> <td></td> </tr> <tr> <td>Knotenlokal-ASP</td> <td>50</td> <td></td> </tr> <tr> <td>FernerASP</td> <td>200</td> <td></td> </tr> </tbody> </table>	Speicherhierarchie	Latenz	Taktzyklen	Prozessor-Cache	1		Knotenlokal-ASP	50		FernerASP	200		25.06.01 Universität Erlangen-Nürnberg, Lehrtumthilfinformative (Vereinte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art ist untersagt. Verwendung dieses Unterlagen gezielt zu Lehrzwecken ist nur mit ausdrücklicher Genehmigung des Autors untersagt
Speicherhierarchie	Latenz	Taktzyklen												
Prozessor-Cache	1													
Knotenlokal-ASP	50													
FernerASP	200													

BP2	Prozessorvergabe-Multiprozessoren:	Anwendungsfäden
5.3-1	<p>Architektur der Datenstruktur in Anlehnung an die Hardware-Architektur</p>	25.06.01 Universität Erlangen-Nürnberg, Lehrtumthilfinformative (Vereinte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art ist untersagt. Verwendung dieses Unterlagen gezielt zu Lehrzwecken ist nur mit ausdrücklicher Genehmigung des Autors untersagt

BP2	Prozessorvergabe-Multiprozessoren:	Anwendungsfäden																					
5.3-2	<p>Vergleich zentraler und verteilter Haltung des Pools für Kontrollblöcke</p> <table border="1"> <thead> <tr> <th>Prozessoren</th> <th>Zentraler Pool</th> <th>Verteilter Pool</th> </tr> </thead> <tbody> <tr> <td>1</td> <td>~40000</td> <td>~40000</td> </tr> <tr> <td>2</td> <td>~38000</td> <td>~38000</td> </tr> <tr> <td>4</td> <td>~35000</td> <td>~35000</td> </tr> <tr> <td>8</td> <td>~32000</td> <td>~32000</td> </tr> <tr> <td>16</td> <td>~28000</td> <td>~28000</td> </tr> <tr> <td>32</td> <td>~25000</td> <td>~25000</td> </tr> </tbody> </table> <p>Fork-Lock-Operationen/Sekunde</p>	Prozessoren	Zentraler Pool	Verteilter Pool	1	~40000	~40000	2	~38000	~38000	4	~35000	~35000	8	~32000	~32000	16	~28000	~28000	32	~25000	~25000	25.06.01 Universität Erlangen-Nürnberg, Lehrtumthilfinformative (Vereinte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art ist untersagt. Verwendung dieses Unterlagen gezielt zu Lehrzwecken ist nur mit ausdrücklicher Genehmigung des Autors untersagt
Prozessoren	Zentraler Pool	Verteilter Pool																					
1	~40000	~40000																					
2	~38000	~38000																					
4	~35000	~35000																					
8	~32000	~32000																					
16	~28000	~28000																					
32	~25000	~25000																					

BP2	Prozessorvergabe-Multiprozessoren:	Anwendungsfäden
5.3-3		25.06.01 Universität Erlangen-Nürnberg, Lehrtumthilfinformative (Vereinte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art ist untersagt. Verwendung dieses Unterlagen gezielt zu Lehrzwecken ist nur mit ausdrücklicher Genehmigung des Autors untersagt

BP2	Prozessorvergabe-Multiprozessoren: Anwendungsfäden								
☐	<p>SchnelleUmschaltung</p> <ul style="list-style-type: none"> • DurchProzeßumschalter-Faden • Vorausschauend - Vergleich von Umschaltzeiten <table border="1"> <thead> <tr> <th>Operation</th> <th>TaktZ/klen</th> </tr> </thead> <tbody> <tr> <td>Kontextumschaltung zwischen Fäden mit den zugehörigen Informationen im Cache</td> <td>153</td> </tr> <tr> <td>Kontextumschaltung zwischen Fäden im gleichen Knoten</td> <td>1122</td> </tr> <tr> <td>Kontextumschaltung zwischen Fäden im unterschiedlichen Knoten</td> <td>1805</td> </tr> </tbody> </table>	Operation	TaktZ/klen	Kontextumschaltung zwischen Fäden mit den zugehörigen Informationen im Cache	153	Kontextumschaltung zwischen Fäden im gleichen Knoten	1122	Kontextumschaltung zwischen Fäden im unterschiedlichen Knoten	1805
Operation	TaktZ/klen								
Kontextumschaltung zwischen Fäden mit den zugehörigen Informationen im Cache	153								
Kontextumschaltung zwischen Fäden im gleichen Knoten	1122								
Kontextumschaltung zwischen Fäden im unterschiedlichen Knoten	1805								

25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informationsverteilung und Betriebssysteme, F. Hofmann Reproduktion jeder Art ist untersagt, die Verwendung dieses Unterlagen zu Lehrzwecken ist nur mit schriftlicher Genehmigung des Autors untersagt
5.3-5	Universität Erlangen-Nürnberg, Lehrstuhl für Informationsverteilung und Betriebssysteme, F. Hofmann Reproduktion jeder Art ist untersagt, die Verwendung dieses Unterlagen zu Lehrzwecken ist nur mit schriftlicher Genehmigung des Autors untersagt

BP2	Prozessorvergabe-Multiprozessoren: Anwendungsfäden
☐	<p>Zugehörige Übergangsmatrix</p> $P = \begin{bmatrix} 0 & 1 & \dots & N-1 & 0 \\ 0 & 0 & \dots & 2 & N-0 \\ \vdots & \vdots & \ddots & \vdots & \vdots \\ 0 & 0 & \dots & 0 & N-1 \\ 0 & 0 & \dots & 0 & 0 \end{bmatrix}$ <p>➔ Mittlere Größebedarf Fußabdrückszugriffe: $F_v^n = \sum_{j=0}^N p_j^n w_j$</p>

25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informationsverteilung und Betriebssysteme, F. Hofmann Reproduktion jeder Art ist untersagt, die Verwendung dieses Unterlagen zu Lehrzwecken ist nur mit schriftlicher Genehmigung des Autors untersagt
5.3-7	Universität Erlangen-Nürnberg, Lehrstuhl für Informationsverteilung und Betriebssysteme, F. Hofmann Reproduktion jeder Art ist untersagt, die Verwendung dieses Unterlagen zu Lehrzwecken ist nur mit schriftlicher Genehmigung des Autors untersagt

BP2	Prozessorvergabe-Multiprozessoren: Anwendungsfäden
☐	<p>ReloadTransientModel</p> <ul style="list-style-type: none"> • Bei Zuordnung Berücksichtigung der Arbeitsmenge eines Fadens, die sich im Pufferspeicher befindet, um weiteren als "Fußabdruck" (footprint) bezeichnet • Wie kann die Größe des Fußabdrucks bestimmt werden? • Abschätzung anhand eines Markovmodells <ul style="list-style-type: none"> • Laufende Fäden steigen die Zahl der gültigen Pufferspeicherzeilen (alle N Pufferspeicherzeilen gleich häufig gesprochen)

25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informationsverteilung und Betriebssysteme, F. Hofmann Reproduktion jeder Art ist untersagt, die Verwendung dieses Unterlagen zu Lehrzwecken ist nur mit schriftlicher Genehmigung des Autors untersagt
5.3-6	Universität Erlangen-Nürnberg, Lehrstuhl für Informationsverteilung und Betriebssysteme, F. Hofmann Reproduktion jeder Art ist untersagt, die Verwendung dieses Unterlagen zu Lehrzwecken ist nur mit schriftlicher Genehmigung des Autors untersagt

BP2	Prozessorvergabe-Multiprozessoren: Anwendungsfäden
☐	<p>Direktabbgebildeter Pufferspeicher, 64 Zeilen</p> <ul style="list-style-type: none"> (ähnlich bei ständiger Pufferzeilenanzahl)

25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informationsverteilung und Betriebssysteme, F. Hofmann Reproduktion jeder Art ist untersagt, die Verwendung dieses Unterlagen zu Lehrzwecken ist nur mit schriftlicher Genehmigung des Autors untersagt
5.3-7	Universität Erlangen-Nürnberg, Lehrstuhl für Informationsverteilung und Betriebssysteme, F. Hofmann Reproduktion jeder Art ist untersagt, die Verwendung dieses Unterlagen zu Lehrzwecken ist nur mit schriftlicher Genehmigung des Autors untersagt

BP2	Prozessorvergabe-Multiprozessoren:	Anwendungsfäden
♦ Verlustgütiger Cachezeilen	<ul style="list-style-type: none"> • Blockierte Fäden verlieren Cachezeilen auf Grund von Fehlzugriffen anderer Fäden 	

25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informationsverarbeitung und Betriebssysteme (IV/Vertrieb/Systeeme), F. Hofmann Reproduktion jeder Art ist nur mit schriftlicher Genehmigung des Autors oder einer anderen Rechteinhaber erlaubt.	5.3-9
----------	---	-------

BP2	Prozessorvergabe-Multiprozessoren:	Anwendungsfäden
	Mittlere Zahl gütige Fäden je Zeile, wenn zu nächst Pufferzeilen gültig sind, nach Fehlzugriffen	

25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informationsverarbeitung und Betriebssysteme (IV/Vertrieb/Systeeme), F. Hofmann Reproduktion jeder Art ist nur mit schriftlicher Genehmigung des Autors oder einer anderen Rechteinhaber erlaubt.	5.3-10
----------	---	--------

BP2	Prozessorvergabe-Multiprozessoren:	Anwendungsfäden
	Mittlere Zahl gütige Fäden je Zeile, wenn zu nächst Pufferzeilen gültig sind, nach Fehlzugriffen	

25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informationsverarbeitung und Betriebssysteme (IV/Vertrieb/Systeeme), F. Hofmann Reproduktion jeder Art ist nur mit schriftlicher Genehmigung des Autors oder einer anderen Rechteinhaber erlaubt.	5.3-11
----------	---	--------

BP2	Prozessorvergabe-Multiprozessoren:	Anwendungsfäden
♦ Wiederherstellungsaufwand für einen Fußabdruck	<ul style="list-style-type: none"> • Schätzung der erwarteten Fehlzugriffe beim Wiederaufbau <p style="text-align: center;">➡ Wiederaufbau des Threads mit minimaler Reload Transient</p>	

25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informationsverarbeitung und Betriebssysteme (IV/Vertrieb/Systeeme), F. Hofmann Reproduktion jeder Art ist nur mit schriftlicher Genehmigung des Autors oder einer anderen Rechteinhaber erlaubt.	5.3-9
----------	---	-------

BP2	Prozessorvergabe-Multiprozessoren:	Anwendungsfäden
♦ Wiederherstellungsaufwand für einen Fußabdruck	<ul style="list-style-type: none"> • Schätzung der erwarteten Fehlzugriffe beim Wiederaufbau <p style="text-align: center;">➡ Wiederaufbau des Threads mit minimaler Reload Transient</p>	

25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informationsverarbeitung und Betriebssysteme (IV/Vertrieb/Systeeme), F. Hofmann Reproduktion jeder Art ist nur mit schriftlicher Genehmigung des Autors oder einer anderen Rechteinhaber erlaubt.	5.3-11
----------	---	--------

BP2	Prozessorvergabe-Multiprozessoren:	Anwendungsfäden
♦ Wiederherstellungsaufwand für einen Fußabdruck	<ul style="list-style-type: none"> • Schätzung der erwarteten Fehlzugriffe beim Wiederaufbau <p style="text-align: center;">➡ Wiederaufbau des Threads mit minimaler Reload Transient</p>	

25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informationsverarbeitung und Betriebssysteme (IV/Vertrieb/Systeeme), F. Hofmann Reproduktion jeder Art ist nur mit schriftlicher Genehmigung des Autors oder einer anderen Rechteinhaber erlaubt.	5.3-9
----------	---	-------

BP2	Prozessorvergabe-Multiprozessoren:	Anwendungsfäden
♦ Wiederherstellungsaufwand für einen Fußabdruck	<ul style="list-style-type: none"> • Schätzung der erwarteten Fehlzugriffe beim Wiederaufbau <p style="text-align: center;">➡ Wiederaufbau des Threads mit minimaler Reload Transient</p>	

25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informationsverarbeitung und Betriebssysteme (IV/Vertrieb/Systeeme), F. Hofmann Reproduktion jeder Art ist nur mit schriftlicher Genehmigung des Autors oder einer anderen Rechteinhaber erlaubt.	5.3-11
----------	---	--------

